### (B)日本国特許庁(JP)

## ⑩特許出願公開

# ⑩公開特許公報 (A)

昭54—101153

⑤Int. Cl.²
H 01 G 4/34
H 01 G 4/06 //

H 05 K

@特

 庁内整理番号 43公開 昭和54年(1979)8月9日

2112-5E

2112-5E 6370-5F 発明の数 2 審査請求 未請求

(全 4 頁)

図膜コンデンサ及びその容量値制御法

願 昭53-7278

②出 願 昭53(1978) 1 月27日

勿発 明 者 笹谷鐵雄

1/16

高崎市西横手町111番地 株式

会社日立製作所髙崎工場内

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内一丁目 5

番1号

個代 理 人 弁理士 薄田利幸

#### 明細 書

発明の名称 膜コンデンサ及びその容量値制御法 特許請求の範囲

1. 上部電極の一部が下部電極及び誘電体膜と重 登しておらず、下部電極又は誘電体膜上の上部電 極が櫛形状である膜コンデンサ。

2. 上部電極の一部が下部電極及び誘電体膜と重 型しておらず、下部電極又は誘電体膜上の上部電 極が御形状である膜コンデンサの容量値を制御す るのに、前配下部電極及び誘電体膜と重量してお らない部分の上部電極の一部を取り除いて膜コン デンサの容量値を制御する膜コンデンサの容量値 制御法。

#### 発明の詳細な説明

本発明は、膜コンデンサ及びその容量値制御法 に関する。

従来、腹コンデンサは、ハイブリッドI C 等に 使用されているが、その容量値の制御に種々の困 難と問題があるため、極めて容量値交差の 広い 部分しか利用されていない。これは、腹コンデン サを製作した段階では、所望の容量値のものを得 ることができず、上部電極等を一部取り除いて適 正な容量値をもつ腹コンデンサにする必要がある が、従来の膜コンデンサは、第1図に平面図を、 第2凶に第1図の矢視断面図を示すよりな構造す なわち、上部電框1が下部電框2又は誘電体膜3 と重畳しており、1枚の薄膜形状のものであるた め、その膜コンデンサの容量値を制御する際、上 部電極1の一部をエアプレイシブ法(高圧のエア にアルミナの粉末を混ぜ、膜に吹きつけて行なり もの)等で取り除く際、その下の勝電体膜3や下 部電極2も取り除かれることがしばしばある(第 3図~第4図参照)。そのため、使用時に下部電 極ると上部電極1とに電圧を印加すると、この容 量値制御のために取り除いた部分において高電界 がかかり、絶縁破歳等により両電極間がショート し不良事故を発生するため、この種の容量値の制 御は極めて困難であり問題がある。そのため、と の種の膜コンデンサは、無修正のまま使用すると とが必要となり、容量値公差の大なるもので十分

な仕様の製品にしか用いるととができず、汎用性 に乏しい欠点がある。なお、図において、4はア ルミナセラミック基板、5はガラス膜などのパク シベーション膜を示すものである。

それゆえ、本発明の目的は、容量値の制御が容易にできる膜コンデンサを提供することと、膜コンデンサの信頼度を低下させることなく容量値の制御ができる膜コンデンサの容量値制御法を提供することにある。

以下、本発明の好適な実施例を用いて本発明を 具体的に詳述する。

第5図は、本発明に係る膜コンデンサを示す平面図、第6図は第5図におけるローエ線に沿つた断面図である。説明の便宜上、パシペーション膜のないものを図示している。

同図において、6は、膜コンデンサの上部電極で、櫛形状のものである。そしてとの櫛形状部の上部電極6下には誘電体膜3を介在して下部電極2がありサンドイッチ状になつて膜コンデンサをハイブリッドIO等のセラミック基板4上に形成

しているものである。本発明は、上部電極6の一部6aが下部電極2及び誘電体膜3と重優しておらぬものとなつており、下部電極2又は誘電体膜3上の上部電極6bが櫛形状となつていることに特長がある。

なお、樹形状の上部電極6における分割数つまり 簡歯の数は容量値の補正目的に応じて選定するものであり、図示するものはその1例である。容量値の補正する際の切断個所の上部電極6の簡形状を散細にし、他の部分は板状としておくこともでき、種々の態様の上部電極6構造をとることができる。

つぎに、本発明に係る膜コンデンサの容量値制 御法につき脱明する。

第7図~第8図に示すように、膜コンデンサの容量値を制御は、櫛形の上部電極6における下部電極2又は誘電体膜3と重量しておらぬ個所6 mの一部を取り除く(エアプレインブ法等により行なうことができる)ことにより、(実際には、櫛形の上部電極部6 b の 1 つむるいは 2 つというよう

に容量値補正に応じて行なり)、実質的に上部電 極6の膜コンデンサ部分の占有面積を小さくして 行なりものである。

このように、本発明は、下部電極2 又は勝電体 膜3 と重量しておらぬ個所の上部電極を一部取り 除くことにより、上部電極のみを下部電極及び誘 電体膜を損傷することなく取り除き、上部電極の 占有面積を小さくして容量値の制御を行なりもの である。図中、5 は容量値制御後形成したガラス 膜等のパシペーション膜を示すものである。

上述したような構造の膜コンデンサ及びその容量値制御法は下記するような諸効果を有するものである。

(1) 上部電極が樹形状となつており、容量値制 御を行なりために取り除く部分には誘電体膜や下 部電極が重量しておらぬものである。そのため、 膜コンデンサの特性を劣化させずに、容量値を高 精度に創御することができる。

そのため、個めて容量値公差の幅の小さい膜コンデンサ新製作でき、種々の意様のデバイスに組

み込むことができ、汎用性の大なるものである。

(2) 現状の腹コンデンサの実用上の容量パラッキは±30%程度もあり、この程度では十分使用できるとは言いがたい。また実際の回路においては、大容量のもの・小容量のものが入り混ざつており誘電体材料も一品種ではなく2品種以上使用する必要がある。

この点からもパラッキ幅は大きくなる傾向にあることは否めない。したがつて本発明のコンデンサ構造を適用することにより±5%以内も可能であり、性能及び歩留の向上を、信頼度を低下させることなく実現することができる。

(3) 本発明の実施において効果の大きいものに 厚膜ハイブリッドIOの音響回路がある。一例と してラジオ用RP/IP回路等に適用できる本回 路は抵抗数,コンデンサ数共に20~30個のオ ーダーであり、コンデンサの調整は歩留向上から も重要なファクターとなつている。また一方、最 近ハイブリッドIOの分野において膜コンデンサ が実用化されはじめた。実用化されている例とし

特開 印54--101153 (3)

て厚膜印刷技術において、厚膜印刷コンデンサと 称するコンデンサを1 枚のセラミック基板上に複数 数個形成されたものがある。 この場合実用上問題となるのはコンデンサの容量値の設定である。 複数個のコンデンサ(場合により誘電体の材料を変される。)を同時に容量値を規格内に入れるのは、 歩省上値めて重要であり、また困難な所である。 さらに関整することは、 信頼度の面からも値めて むずかしいものである。したがつて、 この種の膜 コンデンサとして本発明に係る膜コンデンサを通いまる。とによりすぐれたデバイスを得ることができる。

#### 図面の簡単な説明

第1図~第4図は、従来の膜コンデンサ及びその容量値制御法を説明するための図で、第1図と第3図は平面図、第2図と第4図は断面図であり、第5図~第8図は本発明の一実施例である膜コンデンサ及びその容量値制御法を説明するための図で、第5図と第7図は平面図、第6図と第8図は

断面図である。

1 ・・従来の腹コンデンサの上部電極、 2 ・・ 下部電極、 3 ・・誘電体膜、 4 ・・基板、 5 ・・ パシペーション膜、 6 ・・本発明に係る膜コンデ ンサの上部電極。

代理人 弁理士 薄田 利 幸









